FROM EDC知的財産部

(19)日本国特許庁(JP)

(12) 特 許 公 報 (B2)

(11)特許番号

第2653689号

(45)発行日 平成9年(1997)9月17日

(24)登録日 平成9年(1997)5月23日

(51) Int.Cl. ⁶	識別記号	庁内整理番号	F I	技術表示箇所
G11C 11/405			G11C 11/34	3 5 2 B
11/401			•	3 6 2 G

繭求項の数3(全12頁)

(21)出願番号	特顧昭63-320808	(73)特許権者	99999999
(22) 出版日	昭和63年(1988)12月21日		テキサス インスツルメンツ インコーポレイテッド
(65)公開番号 (43)公開日	特開平2-5285 平成2年(1990)1月10日		アメリカ合衆国テキサス州ダラス, ノース セントラル エクスプレスウエイ 13500
(31) 優先権主張番号	135957	(72) 発明者	アンソニー ダブリュ レイグ
(32)優先日	1987年12月21日		アメリカ合衆国 テキサス州 ヒュース
(33)優先権主張国	米国 (US)		トン、ニューブルック ドライブ
			12231
		(74)代理人	弁理士 浅村 皓 (外2名)
		審査官	堀田 和義
		(56)参考文献	特朗 昭55−12534 (JP, A)
	·		特別 昭58-130494 (JP, A)
			特別 昭59-129989 (JP, A)

(54) 【発明の名称】 ランダムアクセスメモリおよびその書込み/就取り方法

-

(57)【特許請求の範囲】

【請求項1】1列のランダムアクセスメモリ装置であって、

前記列に沿ってデータレベルを転送できる第1、第2の ビットライン、

前記列に沿って直列に配列された複数のメモリセルであって、各セルは、蓄積ノードと基準電圧の間に接続され前記蓄積ノードに 1 時点で 1 データレベルを記憶する蓄積容量と、前記第 1 ビットラインと前記蓄積ノードとの間に接続された第 2 ビットラインと前記蓄積ノードとの間に接続された第 2 の電界効果トランジスタとを有し、前記第 1、第 2 の電界効果トランジスタは第 1、第 2 ビットラインと前記蓄積ノードの間でデータレベルを結合できる、前記複数メモリセル、

2

前記第1、第2ピットラインに接続され、セル内のデー タレベルをリフレッシュできる回路要素を含むリフレッ シュ回路、および

前記第1、第2ピットラインに接続され、あるセルからのデータレベルを銃取ってデータライン上のデータ信号を形成し、銃取ったデータレベルを前記セルに復元することのできる回路要素を含む銃取り・復元回路を含む前記一列のランダムアクセスメモリ装置。

【請求項2】前記メモリ装置は第1、第2、第3および 10 第4位相ラインにそれぞれ転送される4クロック位相を 含むサイクルで動作し、前記列は、前記第1、第2ビットラインおよび選択された位相ラインに接続されて前記 選択されたクロック位相で前記ピットライン上に所望の 電圧を設定する電荷設定回路を含み、前記リフレッシュ 回路および前記読取り復元回路は選択された位相ライン (2)

特許-2653689

3

に接続されて選択されたクロック位相でそれぞれ、前記 データレベルをリフレッシュし、読取り、復元する、請 求項(1)に記載の列。

【請求項3】ランダムアクセスメモリ装置用の配列であって、

データレベルを独立して導くことのできる第1、第2の トランジスタ、

前記第1、第2のトランジスタ間に接続された1つのメモリセルであって、データレベルを表わす電荷を蓄積できる1蓄積ノードおよび前記第1、第2トランジスタと 10 前記第1蓄積ノードの間にそれぞれ接続され、前記第1、第2トランジスタと前記1蓄積ノードの間にぞータレベルを導くことのできる第1、第2の導体、および前記第1、第2トランジスタ間に接続され、前記第1、第2トランジスタの他方を介して該蓄積ノードへ書き戻されるように前記第1、第2トランジスタの一方のデータレベルを読み取り、他方のデータレベルを書き込む回路要素を有する読み取り復元回路を含む前記配列。 20

【発明の詳細な説明】

(発明の技術分野)

(従来の技術)

オン・チップランダムアクセスメモリ(RAM)は高速マイクロコンピュータの不可欠な要素となつてきている。不揮発性スタテイツク型のRAMは、これらがリフレツシュサイクルもこれに対応するリフレツシュ回路も必要としないので、マイクロコンピュータに好んで用いられている。米国特許第4,506,322号(Leigh)は高速マイクロコンピュータとともに用いるようになつている6トランジスタメモリを開示している。しかし、標準的な6トランジスタ(4トランジスタでさえも)スタテイツクメモリはかなり大きなウエーハ面積を必要とし、それによつてオン・チップメモリ容量に関してマイクロコンピュータチップ設計が制約されることになる。

ダイナミツク型のRAMは1集積トランジスタおよび1 容量要素をもつだけでよいので、大量のこのようなメモリセルを小さなウエーハ面積上に形成することができる。しかし、ダイナミック型のRAMは、容量の蓄積電荷を周期的にリフレツシユする必要があり、従つて多くの場合リフレツシュ回路が必要となる点において揮発性である。一方、メモリリフレツシュ条件はマイクロコンピュータのプログラマに委せて全てのセルが所定の周期でアクセスされるようにしてもよい。

デイジタル信号処理のような、計算が激しい高速マイクロコンピュータ分野では、大量のオン・チツブメモリが必要である。そこで、メモリリフレツシュ目的でプログラマによって通常用いられる「サイクルスチール(cv

cle steal) 」法は制約されることになる。また、ダイナミツクRAMメモリは、1マシーンサイクル内で別々のアドレスの読取り/告込み動作が必要なマイクロコンピュータと一体化するのは困難である。通常、4相マイクロコンピュータクロツクシステムはメモリをリフレツシュするためのタイムスロツトを与えず、従つて、メモリアレイ全体をリフレツシュするのにプログラマに制約が課せられることになる。リアルタイムの応用分野ではこの制約は非常に問題である。

米国特許第4,447,891号 (Kadota) は、アレイの多数のセルをお互いに関係なく同時に銃取り/審込みできるRAMアレイを開示している。本特許の各メモリセルは付加的なトランジスタを伴なつた交叉結合インバータを有していて各セルに対する銃取り/審込みアクセスを実行する。各セルは相補的なデータ線も必要とする。上記特許のメモリアレイはリフレツシユを考慮する必要のないスタテイツク型であるけれども、各セルは多数のトランジスタを含み、従つて高密度応用分野はうまく適応できないことになる。

前述したことから、高密度製造に適応できるダイナミックセルを有し、リフレツシュ動作がプログラマやユーザに見える改良されたメモリアレイが要請されていることがわかるだろう。また、別別のセルの読取り/書込み動作が同時サイクル中に可能で、かつメモリリフレフシュ動作を自動的になしうる4相マシーンサイクルとともに用いるのに適した半導体メモリも要請されている。さらに、現在の半導体処理技術による製造に適した、トランジスタ2個、容量1個を有するセルからなるメモリアレイも要請されている。

30 (発明の概要)

本発明によつて、開示されたダイナミツクRAMは従来 の装置の欠点を減少またはほとんど除去する。本発明に よつて、読取り動作の間に電荷を蓄積する蓄積(記憶) 容量の蓄積ノードと直列に接続された第1のトランジス タ(アクセス装置)、および書込み動作の間にその容量 の蓄積ノードにアクセスする第2の直列トランジスタ (アクセス装置) を有する、各セルがダイナミツク型の DRAMアレイが開示される。さらに、各セルは、番込み上 ランジスタを介して容量の蓄積ノードに電荷を転送する 40 ために書込み動作の間に用いられる書込みビット線を備 えている。同様にして、読取りトランジスタを介して容 量の蓄積ノードからセンス増幅器に電荷を転送するため に読取りピット線が読取りトランジスタに接続される。 アレイの各列に関連した読取りセンス増幅器はセルの読 取り動作の後でセルデータを回復するようにも働らく。 リフレツシユセンス増幅器は、4相クロツクの特定の 相の間にセルデータをリフレツシユするために各メモリ アレイ列毎に備えられる。

が必要である。そこで、メモリリフレッシュ目的でプロ こうして本発明のDRAMアレイはセル当りの要素が比較 グラマによつて通常用いられる「サイクルスチール (cy 50 的少なく、それによつて半導体ウエーハ面積が非常に少 (3)

10

特許-2653689

5

なくてすむ。加えて、各セルは、アレイの別々のセルの 説取り/書込み動作が同時に実現できるように、読取り 動作ボートおよび書込み動作ポートを有する。本発明の 別の重要な技術的利点は、メモリのユーザやプログラマ の介入がなくてもアレイセルの周期的、自動的リフレツ ンユが可能となる手段が備けられていることである。

本発明の他の特徴、利点は、添付図面(ここでは同一の参照番号は同一の要素、作用を示すものとする)を参照した、本発明の好適実施例の以下の説明から明らかになるだろう。

(実施例)

第1図には本発明に従がつて構成された例示的なセルが示されている。最初に、DRAMアレイは、実際には、説取り/書込み動作の間に選択されたセルにアクセスするために行列に配列された多数の同じセルを含んでいることが理解されるべきである。また、多数のこのようなセルを含むメモリは、従来のアドレスデコード回路、クロック回路、センス増幅器回路、データ・アドレスバツファ、およびメモリ動作を支援する多数の他の回路(図示せず)を備えることになる。さらに、本発明は、マイク 20 ロコンピュータとともにオン・チップメモリとして実現する、すなわちそれ自身メモリチップに集積化することが可能である。

本発明のメモリセル10は、蓄積容量16(これの蓄積ノード15と接地電位の基準電圧17の間に接続されている)の蓄積ノード15と審込みピツト線14の間に直列に接続されたソースおよびドレインを有する書込み電界効果トランジスタ12を有する。審込みトランジスタ12はゲートも有し、そのゲートに接続された行アドレス審込み線18によって送られた信号によって導電状態に駆動される。セル10はまた、読取りピット線22と容量16の蓄積ノード15との間に直列に接続された読取り電界効果トランジスタ20をも含む。読取りトランジスタ20もまた、ゲートを有し、そのゲートに接続された行アドレス読取りラインによって送られた信号によって導電状態に駆動される。

本発明の好適形式では、魯込みトランジスタ12および 読取りトランジスタ20はアクセス回路を形成し、エンハ ンスメントモードを示すように構成されたNチャンネル MOS装置である。無論、当業者は他の形式のトランジス タを用いてメモリアレイを構成してもよいだろう。ま た、蓄積容量16は、単位ウエーハ面積あたり高い容量を 示す半導体形式が望ましい。本発明のメモリセル10は従 米のプレーナ技術によつて構成できるけれども、セルの 各要素はより最近の改良された半導体トレンチ技術を用 いても同様に実現できる。

2トランジスタDRAMセル10の動作を以下に簡単に説明する。セル10の書込み動作に応答して、メモリアレイに対するアドレスがデコードされ、行アドレス書込みライン18上の行アドレス信号が高論埋レベルに駆動されるようになる。そこで改込みトランジスタ12は導通状態に駆

動される。行アドレス読取りライン24は低論理レベルのままだから、読取りトランジスタ20は非導通状態に維持される。行アドレス書込みライン18上の書込み信号に一致して、データレベル信号が行アドレス書込みライン14に印加され、その対応する電荷は蓄積容量16に蓄積される。書込みトランジスタ12が導通状態にある場合、素込みビットライン14上の電荷は、書込みトランジスタ12のソース、ドレインの低インピーダンスデータ路を介して転送される。

B

での"低データレベルを表わす情報をDRAMセル10に書込む場合は、電荷は書込みピットライン14に印加されず、蓄積容量16は帯電されない。他方、"1"高データレベルを表わす情報をDRAM10に書込む場合は、論理高信号が出込みピット線に印加され、その際、対応する電荷が容量16への蓄積のために書込みトランジスタ12を通つて転送される。電荷を蓄積するようセルに書込みをした後、行アドレス書込みライン18上の行信号は低状態に戻る。当込みトランジスタはこうして導通を停止し、それによって電荷が蓄積容量に留められる。通常は集積半導体装置と結合した高抵抗リーク路のために、容量16の蓄積ノード15に留められた電荷はゆつくりと放電し、リフレッシュという再帯電が必要になる。

DRAMセル10のメモリ読取り動作はアドレス信号をデコ ードし、対応する論理高行信号を行アドレス銃取りライ ンに印加することによつて達成される。結果として、銃 取りトラレジスタ20は導通状態に駆動され、それによつ て読取りピツト線22を容量16の蓄積ノード15に低抵抗デ ータ路を介して接続することになる。読取り動作の間、 当該セルに接続された対応する行アドレス書込みライン 18は論理低状態のままで、それによつて書込みトランシ スタ12は非導通状態に維持される。容量16に電荷が蓄積 されていれば、読取り動作の間に読取りトランジスタ20 のソース、ドレインを介して読取りビツトライン22に転 送される。読取りビツトライン22は読取り動作の間に特 定のレベルにプリチャージして、蓄積容量16にデータ高 信号が**記憶さ**れたか、データ低信号が記憶する際の感度 を改良することもできる。たとえば、データ低信号に対 応して電荷が蓄積容量16に蓄積されていない場合は、読 取りビツトライン22は容量16の蓄積ノードによつて放電 40 状態になり、データ低レベルを示すようになる。逆に、 データ高レベルに対応してかなりの電荷が容量16の蓄積 ノード15に蓄積されていれば、この電荷は読取り動作の 間に読取りトランジスタ20を通つて読取りビツトライン 22に転送され、それが高レベルにまで帯電されることに なる。結果として、読取りビットライン22のプリチャー ジ状態の電荷は容量16の蓄積ノード15に前もつてデータ 高レベルが記憶されていたことを示す。

第1図には示されていないけれども、多数の付加的な 同じセルを審込みピツトライン14と読取りピツトライン 22の間に接続してメモリアレイの1列のセルを形成する (4)

特許-2653689

7

ことも理解されるべきである。また、他の同じセルを行アドレス書込みライン18と行アドレス読取りライン24に接続してメモリアレイの1行のセルを形成する。

セルの各列毎に、読取りピットライン22を読取りセンス増幅器に接続して蓄積容量16からそこに転送された電荷がデータ高レベル、データ低レベルのいずれに対応するのかを判別するようにする。さらに、また次に詳細に説明するように、セルの各列は、当該列の各アドレス指定セルを周期的にリフレッシュするリフレッシュ・回復回路を備え、容量16上に蓄積された電荷が前に審込まれたデータレベルに維持されるようにする。本発明のDRAMセルは蓄積容量16に記憶された情報が読取り動作の後で破壊されてしまう形式のものであるから、回復回路は同じ情報をセル10に再書込みしそれによつてメモリのデータを維持する。

本発明の重要な特徴として、DRAMセル10は当該セルの 書込み動作専用の書込みポートを有している。この書込 みポートは審込みピツトライン14および行アドレス書込 みライン18によつて形成または識別される。同様にし て、セル!0は読取りビツトライン22および行アドレス読 取りライン24によつて形成または識別される専用読取り ポートを含む。両ポートとも独立して働き、アレイ列の 1つのセルが1つのビットライン・行ライン対上のデー タで書込むことが可能であり、他方、その列の別のセル は別のビツトライン・行ライン対上で読取ることが可能 である。従つて、本発明のメモリアレイの2ポート性に よつて、読取り、書込み動作が1マシーンサイクルの間 に完了できるという所期のメモリ動作が可能となる。よ り一般的にいうと、本発明のDRAMアレイマシーンサイク ル毎に2つのアクセスを受けること可能であり、そのア クセスは別々のセル位置でのどんな組合せの読取り、ま たは書込み動作の組合せでもよい。

第2図には、第1図のものとほぼ同一に構成された多数のセルを有する例示的なアレイ列が示されている。各アレイ列は適当な数のDRAMメモリセルを含むことができる(その内2個のセル10.30だけが第2図に示されている)。DRAMセル30はメモリセル10と同じ書込みピツトライン14および読取りピットライン22に接続された2トランジスタである。これに対して、行アドレス書込みライン32はセル10と異なり、また行アドレス読取りライン34もセル10と異なる。同様に、当該列の各セルは他のセルとは異なつた専用の行アドレス読取り書込みラインを有するものとして構成されている。しかし、図示のアレイのDRAMセルの各行(図示せず)は同一の行アドレス読取り/書込みラインを共有する。

本発明のメモリアレイは、 $Q1 \sim Q4$ とされた相を有する 4 相システムで動作するようになつている。各クロツク 位相の間に書込みビットライン14および読取りビットライン14は トランジスタ36によつて電圧 $V^+ - V_t$ (ここで V_t はトラン

ジスタ88の関値電圧である)にプリチャージされる。読取りピットライン22は当該クロック位相の間にトランジスタ38によつて所定のプリチャージ電圧にプリチャージ される。 読取りビットライン22は、プリチャージ電圧源以下の1トランジスタ関値電圧を含む電圧にプリンヤージされる。 そのプリチャージ電圧はV*の約半分の値がよい。このようにして、選択されたDRAMセルからの"1"または"0"データレベルの読出検出が簡単にされる。

8

書込みピツトライン14と読取りビットライン22の間に 10 は、システムクロツクサイクルの所定位相の間に列セル をリフレツシュするリフレツシユ回路40が接続されてい る。リフレツシュ回路40は、Q2位相の間に動作するリフ レツシユライン44によつて駆動される入力トランジスタ 42を有している。リフレツシュライン44が論理高状態に 駆動されるとき、入力トランジスタ42は導通状態に駆動 され、それによつて読取りビツトライン22がセンス増幅 器46の入力に接続される。このセンス増幅器46は従来の 設計で、DRAMメモリにおいて用いられている形式のもの である。センス増幅器46の出力には、第2のリフレツシ ユライン50によつて駆動される出力トランジスタ48が接 続されている。第2のリフレツシユライン50はクロツク 位相04の間に駆動され魯込みビツトライン14をリフレツ シュ論理レベルにする。凶示されたアレイ列のリフレツ シュ動作を次にさらに詳細に説明する。他の関連あるア レイ列の他のリフレツシユ回路はリフレツシユライン4 4.50によわて駆動される。

例示したアレイ列はまた読取り動作後に当該セルの内 容を復元するための復元回路52を有している。本発明の DRAMメモリセルの読取り動作の破壊的な性質のために、 各セルの内容は各読取り動作後に復元されなければなら ない。復元回路52はリフレツシユ回路40と設計が同じで_ ある。そのため、入力トランジスタ54はQ4クロツク位相 の間に復元ライン56上のクロツク信号によつて駆動され る。そのとき、読取りビツトライン22上にあるデータは トランジスタ54を通つて読取り/復元センス増幅器58の 入力に転送される。読取り/復元センス増幅器58の出力 は、セルの読取り動作から生じるデータ高または低を表 わすデータ信号を出力60に発生する。また、読取り/復 元センス増幅器58の出力は出力トランジスタ62を介して 書込みビジトライン14に結合される。出力トランジスタ 62は第2復元ライン64上のQ2クロツク位相によつて駆動 される。第1、第2の復元ライン56,64はアレイの他の 列と共通である。

本発明のメモリアレイの代表的な列の構造を説明したので、次にその動作を第2図および第3図の波形を参照しながら説明する。本発明のメモリは、第3図a~dに示された4相Q1~Q4によつて示されるように多重位相クロックとともに容易に用いられるようになつている。

第3図eには本発明のDRAMアレイの鲁込みサイクルが 50 示されており、そこでは、プリチヤージトランジスタ3

9

6.38はQ1位相の間に、書込みピットライン14、読取りピットライン22を前述した所定電圧にプリチヤージするために駆動される。Q2位相の間には、アドレス信号がデコードされ、当該列の適当な行アドレス書込みラインに印加され選択された番込みトランジスタを導通状態に駆動する。Q2位相の間に、書込み列データライン68は高論理レベルに駆動され、当該列データをトランジスタ66を経由してからからからからからからない。Q2クロック位相によつて列データがトランジスタ66を介して審込みピットライン18によってアドレス指定されているものとすると、Q2クロック位相によって列データがトランジスタ66を介して審込みビットライン14に与えるれ、容量16の蓄積ノード15に記憶される。行アドレス書込みライン18上の信号が論理低に切替わると、書込みトランジスタ12がカットオフされ、それによって容量16の蓄積ノード15の電荷が維持される。

第3図fは列セルの蓄積容量に蓄積された電荷をリフ

レツシュするリフレツシュサイクルを示す。リフレツシ ユはQ2、Q4位相の間に行なわれる。特に、クロツク位相 Q2の間には、リフレツシユされるべきセル10が読取ら れ、それによつて読取りトランジスタ20が導通状態に駆 20 動され、容量電荷が読取りビットライン22に転送され る。クロツク位相Q2の間には、リフレツシユ回路40の入 カトランジスタ42は導通状態に駆動され、その際ピツト ライン22上の電荷がリフレツシユセンス増幅器46に入力 される。このリフレツシユセンス増幅器46は読取りピツ トライン22上の電荷を感知し、その電荷が"0"、"1"デ ータレペルのどちらを示すかに応じたデータ信号を再発 生する。従つて、リフレツシユセンス増幅器46は容量16 に蓄積された電荷をそれに完全に対応するデータ信号と して再発生するように働らくことになる。クロツク位相 Q4の間には、リフレツシュ回路40の出力トランジスタ48 が導通状態に駆動され、それによつてリフレツシユセン ス増幅器46の出力が書込みピットライン14に転送され る。これに一致して、リフレツシユされたセル10のアド レス魯込みライン18が導通状態に駆動され、魯込みトラ. ンジスタ12が導通し、書込みピツトライン14から復元電 荷を容量16の蓄積ノードに戻すようになる。当該セル は、有効データを長時間にわたつて維持できるように上 述の態様で周期的にリフレツシュされる。各リフレツシ ユサイクルの間に、アレイの各列の1セルがリフレツシ 40 ユを受けるので、たとえば、128行を有するメモリアレ イでは、メモリ全体は128リフレツシユサイクルで完全 にリフレツシュされる。以下により詳細に説明するため に、プログラムアドレスおよびリフレツシュアドレスを メモリアレイの読取りアドレスラインおよび瞥込みアド レスラインに多重化するマルチプレクサが備えられる。

第3図gには本発明のDRAMメモリの読取り動作を行う際に用いられるクロツク位相が示されている。たとえば、セル10の読取りサイクルはQ4クロツク位相の間に、選択された行アドレス読取りライン24を論理高に駆動す

ることによって開始される。その結果、読取りトランジスタ20は導通状態に駆動されるので、容量16に蓄積された電荷は読取りピットライン22に転送される。Q4位相の間には、復元回路52のライン56も入力トランジスタ54が導通するように駆動される。そのとき、読取りピットライン22上に存在する電荷は読取り/復元センス増幅器58は電の入力に与えられる。読取り/復元センス増幅器58は電荷量をデータ高または低に変換するように動作し、そ読取り列データライン60に出力する。セル10から読出されたデータは、メモリの出力として駆動されるように外部回路に利用できる。こうして、任意の列セルの出力に対象に利用できる。こうして、任意の列セルの出力に対象に利用できる。こうして、任意の列セルの出力に対象に利用できる。とができる。しかし、読取り動作の破壊的な性質のために、電荷は選択されたセル10の蓄積容量16に復元されなければならない。読取り

ス指定セル10の書込みトランジスタ12を駆動し、蓄積容量16を書込みピットライン14に接続する。こうして、読取り/復元センス増幅器58によつて出力された電荷は読取られたセルの蓄積容量16に復元される。

/復元セレス増幅器58の出力は感知論理レベルにブリチ

ヤージされた読取り列データライン60を維持する。02ク

ロツク位相が起ると復元回路52の出力トランジスタ62は 導通状態に駆動され、書込みピツトライン14のプリチャ

ージ状態が変化する。同時に、Q2位相が作動してアドレ

前述したメモリアレイ構造、タイミングの場合、復 元、書込み動作の間に潜在的なバス競合が存在する。こ れは特に↓セルが隣接したマシーンサイクルで読取り、 書込み動作を受ける場合に起りうる。この場合、競合は 読取りサイクルの復元部分と次の歯込みサイクルの間に 起りうる。バス競合は、復元、書込み動作両方の位相印 30 間に用いられる書込みピットライン14に関して存在す る。すなわち、このような競合状況において、トランジ スタ66は魯込みサイクルの間に列データを書込みビット ライン14に結合し、他方、復元出力トランジスタ62は復 元データを同じ書込みピットラインに結合する。このよ うな競合は、索子70のような禁止トランジスタを用いて 復元サイタルの終了を防ぐことによつて解除できる。復 元サイクルの終了を防ぐために、トランジスタ70は論理 低レベルに駆動され、それによつて非導通状態に僅かれ るので復元回路出力トランジスタ62もまた導通を防止さ れる。従つて、新らしい列データを選択セル10に書込む ことができ、それによつて競合問題を回避できる。当該 セルの復元の防止は些細な問題である(新データが当該 セルに書込まれているからそこに記憶された旧データは 問題にならないから)。前述したように、禁止トランジ スタ70は、同一セルの連続的な読取り、書込み動作が生 じる(もしあれば)間を除いて、通常は導通状態にあ る。図示はされていないが、同一セルの連続的な読取 り、書込みを検出し、それによつて禁止トランジスタ70 に印加される復元禁止信号を発生する回路を当業者は考 50 案できるだろう。また、上述した競合が存在するメモリ

(6)

特許-2653689

11

サイクルの間に復元サイクルを禁止するのに他の手段を 用いてもよい。

第3図hは本発明のメモリアレイの読取り動作を実現するのに有効な電気波形を示している。さらに詳細には、リフレツシュサイクル72およびプログラムアドレスサイクル74が交互に示されている。各リフレツシュサイクルはプリチャージ位相および各アレイ列に関連したセルをリフレツシュするリフレツシュ位相を含む。各プログラムアドレスサイクル74は、ブリチャージ位相およびこれに続く、アドレスがアレイ列に付加されるアドレス10位相を含む。このようにして、各列のセルを読出してメモリをリフレツシュするか、またはメモリからの出力データを与えることができる。

第3図には本発明のメモリアレイの書込み動作を実現するのに有効な電気波形を示す。書込みデータサイクルはアドレスサイクル76およびそれと交互になつているリフレツシユサイクル78を含む。各アドレスサイクル76はプリチヤージ位相およびアドレス位相を含み、各リフレツシユサイクル78はプリチヤージ位相およびそれに続くリフレツシュ位相を含む。上記書込みデータタイミングはメモリアレイの書込み動作がそこに新入力データを与えるようにするのに有効である。

第4図には、本発明のDRAM装置によって用いられるプ ログラムアドレスおよびリフレツシュアドレスを多重化 するマルチプレクサ回路80の概略が示されている。マル チプレクサ80によつて発生したアドレスは多数の行アド レスバツフア82を介してメモリアレイの行アドレス読取 り、書込みラインに結合される。マルチプレクサ80は、 メモリアレイの各行に対応する特定の状態を発生する擬 似ランダムカウンタ84を含む。擬似ランダムカウンタ84 は一定の期間の間に所定の状態の全ての組合せを循環す るように構成されており、メモリアレイの全ての行が特 定の周期的期間内でリフレツシュされるようになる。代 替的には、擬似ランダムカウンタ84は全てのリフレッシ ユアドレスを連続的に発生する二進カウンタとしても構 成できる。本発明の好適形式では、擬似ランダムカウン タ84は、当該アレイの全部の行を一義的にアドレス指定 するのに適した多数のステージを含む。各カウンタステ ージの出力には、Q1.Q2クロツク位相によつてゲート通 過するトランジスタ88が接続されている。上記のよう。 に、このような位相はメモリのリフレツシュ期間に対応 する。このような各トランジスタ86の出力は対応する行 アドレスバツフア82の入力に結合される。

本発明のメモリに外部から付加されるプログラムアドレスはマルチプレクサ入力A~Gを介してそこに結合される。これらの入力は順番に、位相Q3およびQ4によってクロツクされる各トランジスタ88に接続される。前述のように、トランジスタ88の出力はメモリアレイのプログラムアドレス指定に対応する。トランジスタ88の出力は行アドレスバツフア82の各入力にも接続される。従つ

12

て、クロツク位相Q1,Q2の間はリフレツシュアドレスが メモリアレイに供給され、他方クロツク位相Q3,Q4の間 はプログラムアドレスがメモリアレイに供給される。

第**2図の読取りビットライン22**に位相Q2の間に現われ るデータはリフレツシュセンス増幅器48に結合され、こ の増幅器によつて検知され、位相44の間に番込みビット ライン14に転送される。リフレツシュされているセル10 の書込みアドレスライン18は位相04で生じ、当該セルの **読取りアドレスを2クロック位相だけ遅らすだけで**実現 できる。プログラムアドレスの結果としてクロツク位相 Q4で生じる銃取りビツトライン22上のデータは、読取り /復元センス増幅器58に結合され、その増幅器によって 検知される。検知データはクロツク位相02で各込みビツ トライン14に転送され、したがつて復元目的に利用でき るようになる。書込みアドレスは、そのアドレスがプロ グラムによつて外部的に発生するか、リフレツシュアド - レスカウレタ84から発生するかに関係なく読取りアドレ スを2クロツクサイクルだけ遅らすことによつて発生さ れる。

M 第5図において、チップ90に分割された半導体材料基板は、一緒になつてマイクロコンピュータの作用をもたらす、ランダムアクセスメモリ (RAM) 装置92、リートオンメモリ (ROM) 装置90およびマイクロプロセツサ96を備えている。

前述の説明はNMOSプリチヤージ、デイスチャージの論理の使用に関連してなされたけれども、メモリ構造は異なったクロック法のCMOS回路を用いても実現できる。また、種々の応用で非常に使利なDRAM装置用の融通性のあるアレイが開示されている。

30 (発明の効果)

本発明の技術的な利点は、2トランジスタセル自身が 対称的な2ポート構造となつており、アドレス、データ の読取り、書込み動作のいずれかを反転できるというこ とである。本発明の別の技術的な利点はアレイの別々の セルに関して読取り、書込み動作を同時に行い得、それ によつてメモリの性能が向上するということである。本 発明のさらに別の技術的利点は、マイクロコンピュータ とともにオンチツプメモリとして用いられるとき、スタ **テイツク形式の動作を実現できるということである。**そ 40 のために、本発明のメモリのリフレツシュ動作はリフレ ツシュ目的のためにデュアルポート性を実現し、それに よつてプログラマをメモリリフレツシュの責任から逃れ させる。実際に、同一のマシーンサイクルにおいて、あ るアレイ列の他のセルが読取り、または書込みされてい る間に、そのアレイ列の当該セルのリフレツシュ動作を 行うことができる。

本発明の好適実施例は特定のDRAMメモリアレイおよび 支援回路について開示されたけれども、添付特許請求の 範囲に規定されているように本発明の精神、範囲から離 50 れないで設計事項として詳細な変更がなし得ることが理 **(7)**.

特許-2653689

13

解されるべきである。

以上の説明に関して更に以下の項を開示する。

(1) ランダムアクセスメモリ(RAM)装置用の配列 であつて、

蓄積ノードと基準電圧の間に接続され、その蓄積ノードにある時点で1データレベルを記憶できる蓄積容量、

データレベルを転送できる第1、第2のピットライン、前記第1ビットラインと前記蓄積ノードの間に接続されたソース、ドレインを有する第1の電界効果トランジスタ、および前記第2ビットラインと前記蓄積ノード 10との間に接続されたソース、ドレインを有する第2の電界効果トランジスタであつて、各ゲートを有し、前記蓄積ノードと前記第1、第2ピットラインの間でデータレベルを電気的に結合できる前記第1、第2の電界効果トランジスタ、および

前記第1、第2の電界効果トランジスタの各ゲートに接続された第1、第2の行ラインであつて、前記第1、第2の電界効果トランジスタを電気的に活性化して前記第1、第2のピットラインを前記蓄積ノードに接続する各行ライン信号を転送する前記第1、第2の行ラインを含む前記配列。

- (2) 前記第1、第2電界効果トランジスタの一方は 書込みトランジスタであり、他方は読取りトランジスタ である第(1)項に記載の配列。
- (3) 前記書込みトランジスタは前記各ピツトラインからデータレベルを前記書積ノードに書込むためにのみ作用し、前記読取りトランジスタは前記各ピツトラインに前記蓄積ノードから読取るためにのみ作用する第
- (2) 項に記載の配列。
- (4) 前記第1トランジスタは書込みトランジスタ、前記第1ピットラインは書込みピットライン、前記第1行ラインは書込み行ラインであり、前記第2トランジスタは読取りトランジスタ、前記第2ピットラインは読取りピットライン、前記第2行ラインは読取り行ラインである、第(2)項に記載の配列。
- (5) 前記第1、第2のビットラインに接続された複数グループの蓄積容量および第1、第2のトランジスタを含み、各グループは別々の第1、第2の行ラインに接続されてメモリアレイの1列を形成する、第(1)項に記載の配列。
- (6) 前記第1ビットラインおよび第1行ラインは第1ポートを形成し、前記第2ビットラインおよび第2行ラインは第2ポートを形成する第(1)項に記載の配列。
- (7) 前記第1ビットライン、第1トランジスタおよび第1行ラインは、前記蓄積ノードとの間でデータの読取り、書込みを行なうために前記第2ビットライン、第2トランジスタおよび第2の行ラインと対称となる回路を形成する、第(1)項に記載の配列。
- (8) 1列のランダムアクセスメモリ装置であつて、

前記列に沿つてデータレベルを転送できる第1、第2 のピツトライン、

前記列に沿つて直列に配列された複数のメモリセルであって、各セルは、蓄積ノードと基準電圧の間に接続され前記蓄積ノードに1時点で1データレベルを記憶する蓄積容量、前記第1ピットラインと前記蓄積ノードの間に接続された第1の電界効果トランジスタ、および前記第2の電界効果トランジスタを有し、前記第1、第2トランジスタは第1、第2ピットラインと前記蓄積ノードの間でデータレベルを結合できる、前記複数メモリセル、

前記第1、第2ビツトラインに接続され、セル内のデータレベルをリフレツシュできる回路要素を含むリフレッシュ回路、および

前記第1、第2ビツトラインに接続され、あるセルからのデータレベルを読取つてデータライン上のデータ信号を形成し、読取つたデータレベルを前記セルに復元することのできる回路要素を含む読取り・復元回路。

- **20 を含む前記一列のランダムアクセスメモリ装置。**--
 - (9) 前記第1、第2トランジスタの一方は魯込みトランジスタであり、他方は読取りトランジスタである第 (8)項に記載の列。
 - (10) 前記書込みトランジスタは前記各ビットラインから前記書積ノードにデータレベルを書込むためにのみ作用し、前記読取りトランジスタは前記蓄積ノードから前記各ビットラインにデータレベルを読取るためにのみ作用する、第(9)項に記載の列。
- (11) 前記第1トランジスタは書込みトランジスタ、 30 前記第1ピットラインは書込みピットライン、前記第1 行ラインは書込み行ラインであつて、前記第2トランジ スタは読取りトランジスタ、前記第2ピットラインは読 取りピットライン、前記第2行ラインは読取り行ライン である、第(9)項に記載の列。
- (12) 前記メモリ装置は第1、第2、第3および第4位相ラインにそれぞれ転送される4クロック位相を含むサイクルで動作し、前記列は、前記第1、第2ビットラインおよび選択された位相ラインに接続されて前記選択されたクロック位相で前記ピットライン上に所望の電圧を設定する電荷設定回路を含み、前記リフレッシュ回路および前記読取り復元回路は選択された位相ラインに接続されて選択されたクロック位相でそれぞれ、前記データレベルをリフレッシュし、読取り、復元する、第
 - (8)項に記載の列。
 - (13) 前記電荷設定回路は前記第1、第3位相ラインに接続し、前記リフレツシュ回路および前記読取り、復 元回路は前記第2、第4位相ラインに接続する、第(1 2)項に記載の列。
- (14) 前記電荷設定回路は前記第1、第2のピットラ 50 インの一方をほぼ一定電圧に設定し、他方をその一定電

圧の約半分に設定する第 (12) 項に記載の列。

- (15) 各セルの各第1トランジスタのゲートに接続さ れた第1行ラインおよび各セルの各第2トランジスタの ゲートに接続された第2行ラインを含み、前記第1行ラ インの行信号は、前記第2行ラインの行信号と関係なく 起り、1つのセル内のデータレベルは、前記第1ピツト ラインと1 蓄積ノードの間で、前記第2 ピツトラインと 別の蓄積ノードの間で転送される別のセル内のデータレ ベルと関係なく転送できるようになっている、第 (12) 項に記載の列。
- 前記第1トランジスタ、第1ピツトラインおよ び第1行ラインは前記1つの蓄積ノードに書込み動作を なし、前記第2トランジスタ、第2ピツトラインおよび 第2行ラインは別の蓄積ノードからの読取り動作を行な う、第(15)項に記載の列。
- 1セルの前記データレベルは、前記第1ビツト ラインと前記第1蓄積ノードとの間で、別のセルの前記 データレベルが前記第2ビツトラインと前記別の蓄積ノ ードの間で転送されるのと同時に転送できる第 (16) 項 に記載の列。
- (18) 前記第1、第2のトランジスタに別々に接続さ れた行ラインにカウンタ行信号を発生するカウンタを含 み、前記カウンタ行信号は、一定時間内に前記セル内の データレベルをリフレツシユする前記リフレツシユ回路 の動作に関連して生じる、第(34)項に記載の列をアド レス指定するアドレス指定回路。
- 前記カウンタ回路は前記行ラインの全てに対し てカウンタ行信号を発生する擬似ランダムカウンタを含 む第(18)項に記載のアドレス指定回路。
- 前記メモリ装置はそれに印加されたアドレス信 30 号に応答してアドレス行信号を発生し、さらに、前記カ ウンタ行および前記アドレス行の一方を前配行ラインに 一度に接続するマルチプレクサ回路を含む第 (19) 項に 記載のアドレス指定回路。
- 前記メモリ装置は第1、第2、第3および第4 (21) 位相ラインに転送された4つのクロツク位相を含むサイ クルで動作し、前記マルチプレクサ回路は、前記第1、 第2位相ラインに接続され前記カウンタ行信号を前記行 ラインに前記第1、第2位相の間に接続するカウンタゲ 行信号を前記行ラインに前記第3、第4位相の間に接続 するアドレスゲートを含む、第(20)項に記載のアドレ 以指定回路。
- (22)前記読取り・復元回路は、入力、出力を有する センス増幅器、一方のビツトラインのデータレベルを前 記センス増幅器入力に接続する入力電界効果トランジス タ、および前記センス増幅器出力からの増幅データレベ ルを他方のピツトラインに接続する出力電界効果トラン ジスタを含み、前記データラインは前記センス増幅器出 力に接続される、第(8)項の列。

(23)前記説取り・復元回路に接続され、禁止ライン 上の禁止個号の受信に応答してその読取り・復元回路の 動作の復元動作を禁止する復元禁止回路を含む第 (22) 項に記載の列。

16

(24) 前記復元禁止回路に前記出力トランジスタに接 続されて前記増幅データレベルが前記他のビツトライン に接続されるのを防止する、第(23)項に記載の列。

- (25) :前記メモリ装置は、第1、第2、第3、第4ク ロツク位相ラインに転送された4個のクロツク位相を含 10 むサイクルで動作し、前記禁止回路は前記第2の位相ラ インを前配出力トランジスタに接続し、前記禁止信号に 応答しで前記第2の位相ラインを前記出力トランジスタ から分離する禁止電界効果トランジスタを含む、第 (2) 4) 項に記載の列。
 - 前記リフレツシユ回路は入力、出力を有するセ (26)ンス増幅器、一方のビツトライン上のデータレベルを前 記センス増幅器入力に接続する入力電界効果トランジス タ、および前記センス増幅器出力からの増幅データレベ ルを他のピットラインに接続する出力電界効果トランジ スタを含む第(8)項に記載の列。
 - 前記メモリ装置は第1、第2、第3、第4位相 ラインに転送された4個のクロツク位相を含むサイクル で動作し、前配入力トランジスタのゲートは前記第2の 位相ラインに接続され、前記出力トランジスタのゲート は前記第4の位相ラインに接続される第(26)項に記載 の列。
 - (28)ランダムアクセスメモリ装置用の配列であつ て、

データレベルを供給、受信できる第1、第2のポー ト、および

前記第1、第2のポートの間に接続された少なくとも 1つのメモリセルであつて、データレベルを表わす電荷 を蓄積できる1蓄積ノードおよび前記第1、第2ポート と前記1蓄積ノードの間にそれぞれ接続され、前記ボー トと前記1 蓄積ノードの間でデータレベルを転送できる 第1、第2のアクセス回路 を含む前配配列。

- (29) 前配第1ポートは、1トランジスタである前記 第1アクセス回路を介してのみ前記蓄積ノードに接続さ ート、および前記第3、第4位相ラインに接続され前記 40 れ、前記第2ポートは、1トランジスタである前記第2 アクセス回路を介してのみ前記書費ノードに接続され、 それによつて前記蓄積ノードへのアクセスは前記第)、 第2アクセス回路を介して独立に実現できるようになっ ている第(28)項に記載の配列。
 - 各々が、前記第1、第2アクセス装置によって 前記第1ポート、第2ポート間に接続された1蓄積ノー ドを含む複数のメモリセルを有する第 (28) 項に記載の 配列。
 - 前記第1、第2ポートに接続され、前記蓄發ノ (31) 50 ードに記憶されたデータレベルを一定の期間内に自動的

にリフレツシユする回路要素を含むリフレツシュ回路を 有する第(28)項に記載の配列。

前記リフレツシュ回路要素は、入力、出力を有 する 1 センス増幅器、一方のポート上のデータレベルを 前記センス増幅器入力に接続する入力電界効果トランジ スタ、および前記センス増幅器出力からの増幅データレ ベルを他方のポートに接続する出力電界効果トランジス タを含む第(31)項に記載の配列。

前記第1、第2ポート間に接続され、一方のポ ートでデータレベルを読取り、そのデータレベルを他方 10 のポートに審込む回路要素を含みそれによつて前記蓄積 ノードから読取られたデータレベルが前記他方のポート を介してその蓄積ノードに書戻されるようになる読取り ・復元回路を有する第(28)項に記載の配列。

前記読取り・復元回路要素は、入力、出力を有 (34)する1センス増幅器、一方のポート上のデータレベルを 前記センス増幅器に接続する入力電界効果トランジス タ、および前記センス増幅器からの増幅データレベルを 他方のポートに接続する出力電界効果トランジスタを含 む、第(33)項に記載の配列。

(35) 前記メモリ装置は、第1、第2、第3、第4位 相ラインに転送された4個のクロツク位相を含むサイク ルで動作し、前記ポートは前記位相ラインのうちの選択 ラインに接続されて、前記アクセス装置を介して前記ノ ードへの個別のアクセスがなされる第(28)項に記載の **配列**。

前記各ポートは1ビットラインおよび1行ライ (36)ンを含み、またお互いにほぼ対称になつている第 (28) 項に記載の配列。

(37)メモリアレイ内の複数メモリセルおよびマイク ロプロセツサを備えてマイクロコンピュータを形成する 半導体材料の基板を含む第(28)項に記載の配列。

前記メモリセルは、前記蓄積ノードと基準電圧 との間に接続された蓄積容量によつて形成された1個の 前記蓄積ノードを含む第(28)項に記載の配列。

ランダムアクセスメモリ (RAM) のメモリセル について読取り、書込みを行なう方法であつて、

蓄積容量を有する、1書積ノードを備えた少なくとも 」メモリセルを用意する段階、

データレベルを転送できる複数のピツトラインを用意 40 クサ。

する段階、

各ピットラインと前記蓄積ノードの間に別々のデータ 路を形成する段階、および

18

お互いに独立した各データ路について前記書積ノード と前記各ピツトラインの間でデータレベルを転送する段

を含む前記方法。

(40)11ピツトライン上のデータレベルを読取る段 階、その銃取つたデータレベルを増幅する段階およびそ の増幅データレベルを別のビットライン上に復元する段 階を含む第 (33) 項に記載の方法。

|前記読取り前、前記復元後に、前記蓄積ノード に記憶されたデータレベルをリフレッシュする段階を含 む第(40)項に記載の方法。

|前記他のピツトラインが別の源からデータレベ ルを受けるべきとき前記復元を禁止する段階を含む第

(41) 項に記載の方法。

(43) |前記転送段階は、1データ路で前記書積ノード からデータレベルを1ビツトラインに読取ること、およ 20 び他のデータ路で別のピツトラインからデータレベルを

書込むことを含む第(39)項に記載の方法。

【図面の簡単な説明】

第1図は本発明の例示的なメモリセルの電気的概略図で ある。

第2図は、本発明の原理および技術的思想を具体化した メモリアレイ列の一部を示す図である。

第3a図~第3i図は本発明の機能的な特徴を示す電気的波 形図である。


第4図は本発明のメモリアレイとともに用いるアドレス マルチプレクサの電気的概略図である。


第5図はマイクロコンピュータおよび本発明のメモリセ ルを備えた半導体チップを示す図である。


10.30……メモリセル、14.22……ピットライン、18.24 ……行アドレスライン、12.20……FET、16……蓄積容

量、15…十審積ノード、17……基準電位、25……アレイ 列、40……リフレツシュ回路、46.58……センス増幅

器、42,54……入力トランジスタ、48,62……出力トラン ジスタ、52……回復回路、36.38……プリチャージトラ ンジスタ、70……禁止トランジスタ、80……マルチプレ







94

ROM

(12)

特許~2653689



